這個職缺已於 9/29 從官方徵才頁消失。下方保留當時的資訊供參考。
Field Application Engineering Intern
英文職缺・已幫你整理成中文
- Taipei, Taiwan
- 實習
- 初階
- 9/29 從官方頁消失
職缺摘要
Astera Labs 招募現場應用工程實習生,負責支援雲端服務供應商與伺服器 OEM 客戶,推動 AI 基礎設施連線解決方案與提供實務設計支援。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 作為技術顧問與客戶合作,設計使用 Astera Labs 連線產品的解決方案。
- 識別並理解客戶需求,推動產品藍圖實施並交付成果。
- 提供實際的設計導入支援與實驗室測試。
必備條件
- 電機工程相關背景,在校成績優異。
- 具備專業態度、良好的多工處理能力與獨立作業能力。
- 具備良好的分析能力、自我動機與挑戰精神。
- 獲授權在台灣工作並可立即開始。
加分條件
- 對 PCIe、Ethernet、DDR 及 NVMe 等高速介面有學習興趣。
- 願意操作示波器、協議分析儀與邏輯分析儀等實驗室工具。
- 對原理圖或 PCB 佈局工具(如 Cadence、Altium)有基本了解。
- 具備 C 或 Python 經驗,或對韌體與 AI 輔助開發有好奇心。
- 能使用 PowerPoint 與 Excel 支援簡單的專案協調。
由英文原文整理成中文的重點,不是逐字翻譯。
技能
- C 語言
- Python
- Cadence 工具
- PCB 設計
- 簡報製作
- 進階 Excel
時間軸
官方刊登
2026-03-06(來源提供)・210 天前
第一次在官方頁發現
追蹤開始前已刊登
從官方徵才頁消失
2026-09-29 19:18・2 天前
相關職缺
Astera的其他職缺
Principal/ Sr Principal Digital Design Engineer 年薪 250–500 萬Taipei, TaiwanPrincipal Advanced Packaging Engineer 年薪 250–500 萬Taipei, Taiwan・混合Principal Digital Design Engineer 年薪 250–500 萬Taipei, TaiwanPrincipal / Senior Principal Design Verification Engineer- CXL / PCIe / Ethernet 年薪 350–600 萬Taipei, Taiwan
同職務類別:製造與工程
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。