CareerOSCareerOS
← 思科 Cisco 台灣

這是職缺總覽頁

這類頁面是公司徵才入口或整批招募，不是單一職缺，所以不列入搜尋結果與職缺數。

思科 Cisco 台灣 logo思科 Cisco 台灣

ASIC Verification Engineer - CAG - Taiwan, Taipei

英文職缺・已幫你整理成中文

  • Taipei, Taiwan
  • 混合

職缺摘要AI 整理

思科台灣招募 ASIC 驗證工程師，負責開發與維護進階測試平台及驗證環境、執行複雜 ASIC 設計區塊的驗證流程，並與跨功能團隊合作進行整合。

職缺內容

AI 整理

工作內容

  • 開發與維護使用 System Verilog 和 UVM 的進階測試平台及驗證環境
  • 執行複雜 ASIC 設計區塊的端到端驗證流程
  • 開發全面的測試計畫與覆蓋率點以確保驗證品質
  • 實作測試平台的升級與精進以無縫整合新功能
  • 與跨功能團隊合作進行跨區塊驗證與頂層整合

必備條件

  • 電機電子工程(EE)或計算機工程(CE)學士或碩士學位
  • 0至3年 ASIC 驗證相關經驗（包含相關實習或學術專案）
  • 具備數位設計與 ASIC 流程的扎實知識
  • 精通基於 System Verilog 的驗證

加分條件

  • 熟悉 UVM
  • 具備主動學習與積極解決問題的方法
  • 優秀的團隊合作能力，能與不同職能的同事有效協作
  • 自我驅動的心態，致力於個人與職業發展

看原始職缺的完整內容

技能

  • Verilog
  • 數位電路設計

時間軸

  1. 第一次在官方頁發現

    追蹤開始前已刊登

  2. 最後一次確認仍在官方頁

    2026-10-13 01:22・38 分鐘前

相關職缺

思科的其他職缺

Process Engineer年薪 192–288 萬Taipei, Taiwan・混合ASIC Engineer - Advanced Packaging & Supplier Quality (Cisco Silicon One)年薪 250–450 萬Taipei, Taiwan・混合Leader, ASIC Engineering年薪 250–500 萬Hsinchu Taiwan・混合Engineering Project Manager年薪 180–260 萬Hsinchu, Taiwan

同職務類別：研發

新思科技 Synopsys 台灣 logo新思科技 Synopsys 台灣Design Verification Staff Engineer - 19165年薪 228–342 萬Hsinchu, Taiwan瑞薩 Renesas 台灣 logo瑞薩 Renesas 台灣(Sr.) Staff Package Design Engineer - MIS substrate/FC expose die (Experienced in Power or Gan is requried)年薪 220–330 萬Taipei, Taiwan超微 AMD 台灣 logo超微 AMD 台灣Systems Design Engineer年薪 137–196 萬官方揭露Taipei, Taiwan美光 Micron 台灣 logo美光 Micron 台灣Senior Manager, HVM PROD AI Enablement年薪 320–480 萬Taichung Fab 16 Taiwan

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。