Senior Mask Layout Design Engineer
英文職缺・已幫你整理成中文
- Taiwan Hsinchu
- 混合
- 資深
- 9/6 刊登
職缺摘要
NVIDIA 正在尋找資深光罩佈局設計工程師，負責使用 Cadence 工具進行先進亞微米 CMOS 技術的高速混合訊號電路實體佈局與驗證。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 執行 PLL、高速 I/O 電路、一般 I/O 及 ESD 結構等混合訊號功能的實體佈局。
- 與 ASIC 及混合訊號工程師合作，客製化設計以整合至 VLSI 產品中。
- 負責平面規劃、客製化佈局，並進行設計規則與電路圖的驗證。
必備條件
- 學歷要求：學士(BSEE)或同等經驗。
- 年資要求：具備 5 年以上相關光罩設計與佈局經驗。
- 具備亞微米 CMOS 技術中類比電路佈局概念的深厚理解，並精通 Cadence Virtuoso 等客製化電路設計工具。
- 具備使用 Dracula、Hercules、Calibre、Primeyield 等驗證工具執行與除錯 DRC 及…
- 具備良好的英文口語與書面溝通能力，能有效團隊合作。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- Cadence 工具
- IC Layout
- Python
時間軸
官方刊登
2026-09-06（來源提供）・26 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 08:17・44 分鐘前
相關職缺
NVIDIA的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。