Senior Mask Design Engineer – Hardware
英文職缺・已幫你整理成中文
- Taiwan, Hsinchu
- 資深
職缺摘要
NVIDIA 正在尋找資深光罩設計工程師，負責使用 Cadence 工具進行矽中介層的實體佈局與設計，並與跨職能團隊合作解決封裝設計、成本及效能等問題。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 與封裝技術負責人及訊號完整性工程師跨部門合作，在緊湊時程內交付產品封裝解決方案。
- 使用 Cadence 工具執行矽中介層的實體佈局。
- 進行設計可行性研究，評估尺寸、成本與系統效能等封裝設計目標。
- 參與佈局樓板規劃，執行自訂佈局並針對設計規則與網表進行驗證。
- 向封裝技術負責人提出佈局設計權衡建議以供決策與實施。
必備條件
- 持有電機工程學士學位或同等經驗。
- 具備至少 5 年以上光罩與佈局設計的實務經驗。
- 深入理解次微米 CMOS 技術中的佈局概念。
- 精通 Cadence 佈局工具，特別是 Virtuoso。
- 具備執行與除錯驗證工具（如 Calibre、ICV、Thunder 等）的經驗。
加分條件
- 具備 Integrity 自動繞線的知識為加分項。
- 具備 APD 封裝佈局工具的知識為加分項。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- Cadence 工具
- Python
時間軸
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 09:17・34 分鐘前
相關職缺
NVIDIA的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。