ASIC Physical Design Engineer (RDSS Intern)
英文職缺・已幫你整理成中文
- Taiwan, Hsinchu
- 初階
職缺摘要
NVIDIA 招募 ASIC 實體設計實習生，參與 2027 年研發替代役計畫，負責從 RTL 凍結到下線的晶片實體設計與時序收斂。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 負責晶片整合與網表生成、綜合及 RTL/網表品質檢查。
- 執行形式驗證、限制式建立與驗證及時序預算。
- 與 ASIC 團隊合作分析並解決特殊時序問題，跨團隊實現晶片分割與規劃。
- 與 PR 工程師合作實現分區及全晶片層級的時序收斂。
- 開發與改進從前端到後端的整體時序收斂流程與自動化開發。
必備條件
- 學歷要求：電機或微電子相關碩士。
- 具備 IC 設計實現的專案經驗。
- 修習過電路設計、數位設計相關課程。
- 精通英文讀寫。
加分條件
- 具備 Synopsys 或 Cadence EDA 軟體的實作經驗為佳。
- 熟練使用 Python 或 TCL 為佳。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- 後段實體設計
- Python
時間軸
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 09:17・33 分鐘前
相關職缺
NVIDIA的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。