Layout Engineer
英文職缺・已幫你整理成中文
- Taipei - Taiwan
- 初階
職缺摘要
芯源系統招募 Layout Engineer,負責類比與混合訊號積體電路的晶片佈局、規劃、DRC 與 LVS 驗證及 Tapeout 作業。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 進行佈局時程估算與區塊級元件擺放
- 執行頂層區塊實作與訊號匹配、敏感網路屏蔽
- 處理 Pad、ESD 規則與繞線連接
- 執行資料庫 DRC 與 LVS 驗證
- 依循公司程序進行晶片 Tapeout
必備條件
- 具備類比與/或混合訊號電路設計之 Layout 經驗
- 具備晶片規劃、估算晶片面積與專案時程之能力
- 具備獨立解決 DRC 與 LVS 資料驗證及晶片 Tapeout 之能力
- 熟悉類比製程基礎知識
- 具備積極的工作態度
加分條件
- 具備 Cadence 及/或 VIRTUOSO 工具使用經驗為佳
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- IC Layout
- 類比電路設計
- Cadence 工具
時間軸
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-07 01:25・38 分鐘前
相關職缺
芯源系統的其他職缺
同職務類別:研發
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。