CareerOSCareerOS

Meta 台灣 logoMeta 台灣

ASIC Engineer, Physical Design

英文職缺・已幫你整理成中文

  • Taipei, Taiwan
  • 初階
  • 1 小時前發現

職缺摘要AI 整理

負責 Meta 客製化 ASIC 的實體設計與實作,涵蓋晶片規劃至下線,優化效能與功耗以支援 AI 及資料中心基礎架構。

職缺內容

AI 整理

工作內容

  • 執行客製化 ASIC 實體設計,包含晶片規劃、繞線與時序收斂
  • 進行靜態時序分析(STA),解決 setup 與 hold 違規問題
  • 與 RTL、驗證及封裝工程團隊合作,確保實體設計規範符合標準
  • 開發並優化實體設計自動化腳本(Tcl、Python 等)與流程
  • 執行 DRC、LVS 等實體驗證 Signoff 檢查以符合晶圓廠規範

必備條件

  • 具備資工、電腦工程或相關技術領域學士學位或同等實務經驗
  • 2 年以上 ASIC 實體設計經驗,包含佈局、時鐘樹合成與時序收斂
  • 具備 Tcl、Python 或 Shell 腳本自動化能力

加分條件

  • 具備先進製程(7nm 或以下)及大型多百萬閘 ASIC 設計經驗者尤佳
  • 具備低功耗設計技術與資料中心/基礎架構客製化晶片下線經驗者尤佳

看原始職缺的完整內容

技能

  • 後段實體設計
  • Synopsys 工具

時間軸

  1. 第一次在官方頁發現

    2026-10-13 17:19・1 小時前

  2. 最後一次確認仍在官方頁

    2026-10-13 18:19・42 分鐘前

相關職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。