CareerOSCareerOS
← 聯發科

聯發科 logo聯發科2454

<Data center>TOP Designer & FE Integrator

  • 新竹
  • 初階
  • 6/22 刊登

職缺摘要

聯發科招募資料中心 TOP 設計與前端整合工程師，負責晶片微架構設計、模擬、測試，以及感測器整合和測試流程開發。

摘要由 AI 依官方職缺內容整理，以官方職缺為準

中文重點整理

工作內容

  • 執行 TOP 設計包含微架構、設計、模擬與測試，涵蓋 DFT top 及 PAD top。
  • 負責 TOP 和感測器的整合與模擬，包含 eFUSE、PVT 感測器和 aging 感測器。
  • 整合 IO 到晶片中並滿足客戶需求。
  • 進行測試流程、環境和程式開發。

必備條件

  • 碩士學位，主修通訊/電信、電機/電子、電控/控制或資科/資工相關科系。
  • 具備兩年以上工作經驗。

依官方職缺內文整理的重點，不是原文。 看原始職缺的完整內容

技能

  • 可測性設計

時間軸

  1. 官方刊登

    2026-06-22（來源提供）・102 天前

  2. 第一次在官方頁發現

    追蹤開始前已刊登

  3. 最後一次確認仍在官方頁

    2026-10-02 10:17・27 分鐘前

相關職缺

聯發科的其他職缺

AI PC運算平台軟體驗證專案負責人年薪 100–200 萬新竹_5G 通訊系統驗證技術開發工程師年薪 100–180 萬新竹_5G NR 通訊系統驗證技術開發工程師年薪 120–200 萬新竹先進製程與封裝技術工程師/副理/經理年薪 150–300 萬新竹

同職務類別：研發

恩特葛瑞斯 Entegris 台灣 logo恩特葛瑞斯 Entegris 台灣Scientist II, Photo Cleaning Technology年薪 90–150 萬Zhudong, Hsinchu County, Taiwan緯創 logo緯創NB/DT/AIO-機構工程師年薪 60–110 萬新北市汐止國泰金 logo國泰金【營運企劃】(環球交易服務部)企金產品數據分析師年薪 60–100 萬臺北市 信義區Meta 台灣 logoMeta 台灣Hardware Systems Engineer年薪 200–450 萬Taipei, Taiwan
看原始職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。