聯發科2454
<Data center>Senior Signal and Power Integrity Engineer
英文職缺・已幫你整理成中文
- 新竹
- 資深
- 12/9 刊登
職缺摘要
聯發科招募資深訊號與電源完整性工程師，負責高速 IO 介面模擬、PDN 分析、系統元件優化，並協助客戶完成 SI/PI 簽核。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 帶領客戶完成訊號與電源完整性 (SI/PI) 簽核。
- 使用商業工具建立模型並優化過孔、連接器、插座等系統元件。
- 執行高速 IO （如 PCIe、SerDes) 的系統級訊號完整性模擬。
- 架構與模擬電源供應系統，包含多晶粒、基板、中介層、PCB 及晶粒上 PDN 模型。
- 協同佈局、設計及客戶等多個團隊，優化封裝、PCB、晶粒、中介層與基板設計。
必備條件
- 具備 8 年以上工作經驗。
- 具備電源完整性與訊號完整性之豐富經驗。
- 具備高速 IO 介面模擬與 PDN 分析之強烈背景。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- 訊號完整性
時間軸
官方刊登
2025-12-09（來源提供）・297 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 12:17・49 分鐘前
相關職缺
聯發科的其他職缺
同職務類別：研發
緯創NB/DT/AIO-機構工程師年薪 60–110 萬新北市汐止「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。