聯發科2454
實體設計工程師
英文職缺・已幫你整理成中文
- 新竹
- 初階
職缺摘要
聯發科招募實體設計工程師,負責 7nm 至 3nm 的晶片設計實現、方法學與 sign-off,執行綜合、DFT、平面規劃、時序收斂、實體驗證等工作並管理專案時程。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 負責 7nm~3nm 設計實現、方法學與 sign-off
- 執行綜合、DFT、平面規劃、時脈規劃、擺放與繞線、時序收斂、ECO、IR signoff 與實體驗證
- 管理專案時程、解決設計與流程問題,推動方法學與執行
必備條件
- 碩士學歷,資科/資工或電機/電子相關科系
- 具備兩年以上工作經驗
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- 可測性設計
- 後段實體設計
時間軸
官方刊登
2023-12-03(來源提供)
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 13:18・33 分鐘前
相關職缺
聯發科的其他職缺
同職務類別:研發
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。