CareerOSCareerOS
← 聯發科

聯發科 logo聯發科2454

FPGA Lead Engineer

英文職缺・已幫你整理成中文

  • 新竹
  • 資深
  • 7/14 刊登

職缺摘要

聯發科招募 FPGA Lead Engineer，負責主導 FPGA 開發活動，包含功能原型、模擬、效能評估與資料庫生成流程，並與多個跨功能團隊合作定義實現策略。

摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準

職缺內容

工作內容

  • 主導跨功能原型、模擬、效能評估與資料庫生成流程的 FPGA 開發活動。
  • 與架構、設計、驗證、軟體、韌體及效能團隊合作，定義 FPGA 實現策略。
  • 推動 FPGA 功能流程，包含 RTL 整合、分割、合成、佈局繞線、時序收斂及除錯。
  • 設計、實作、整合與最佳化使用 Verilog、SystemVerilog 或 VHDL 的 FPGA 邏輯。
  • 提供技術領導力、指導工程師並協調跨部門執行與問題解決。

必備條件

  • 具備八年以上工作經驗。

由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容

技能

  • FPGA
  • Verilog
  • VHDL

時間軸

  1. 官方刊登

    2026-07-14（來源提供）・80 天前

  2. 第一次在官方頁發現

    追蹤開始前已刊登

  3. 最後一次確認仍在官方頁

    2026-10-02 10:17・1 小時前

相關職缺

聯發科的其他職缺

AI PC運算平台軟體驗證專案負責人年薪 100–200 萬新竹_5G 通訊系統驗證技術開發工程師年薪 100–180 萬新竹_5G NR 通訊系統驗證技術開發工程師年薪 120–200 萬新竹先進製程與封裝技術工程師/副理/經理年薪 150–300 萬新竹

同職務類別：研發

恩特葛瑞斯 Entegris 台灣 logo恩特葛瑞斯 Entegris 台灣Scientist II, Photo Cleaning Technology年薪 90–150 萬Zhudong, Hsinchu County, Taiwan緯創 logo緯創NB/DT/AIO-機構工程師年薪 60–110 萬新北市汐止國泰金 logo國泰金【營運企劃】(環球交易服務部)企金產品數據分析師年薪 60–100 萬臺北市 信義區Meta 台灣 logoMeta 台灣Hardware Systems Engineer年薪 200–450 萬Taipei, Taiwan
看原始職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。