聯發科2454
<Data Center>Senior/Lead DFT CAD and Methodology Engineer
英文職缺・已幫你整理成中文
- 新竹
- 資深
- 4/25 刊登
職缺摘要
聯發科招募資深/領導 DFT CAD 與方法學工程師，負責為次世代資料中心與 AI ASIC 開發及部署先進測試方法學與 CAD 流程，支援 2.5D/3DIC 先進封裝測試技術。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 開發與部署強健的 CAD 流程，涵蓋掃描插入、ATPG、樣式模擬與記憶體內建自我測試(MBIST)。
- 使用 Python、TCL 或 Perl 編寫腳本以增強及自動化 DFT 流程，提升模擬執行速度與結果品質。
- 與 EDA 廠商合作以強化先進封裝工具，包含測試驗證與樣式生成。
- 支援 DFT 整合團隊處理 CAD 流程問題、除錯並提供技術指導。
- 針對小晶片與基於矽穿孔的 3D 堆疊開發並實施測試策略。
必備條件
- 具備四年以上工作經驗。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- 可測性設計
- Python
時間軸
官方刊登
2026-04-25（來源提供）・160 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 10:17・1 小時前
相關職缺
聯發科的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。