CareerOSCareerOS
← 聯發科

聯發科 logo聯發科2454

<Data Center>High-Speed Digital IC Design & Integration Engineer

英文職缺・已幫你整理成中文

  • 新竹
  • 初階
  • 3/10 刊登

職缺摘要

聯發科招募資料中心高速數位IC設計與整合工程師，負責高速數位設計實現、RTL到閘極層級整合、時序收斂及混合訊號介面設計簽核。

摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準

職缺內容

工作內容

  • 進行高速數位設計實現
  • 執行從 RTL 到閘極層級的整合，包含流程品質控制、時序收斂與問題分析解決
  • 針對具備混合訊號介面的設計進行簽核
  • 改善設計方法學與整合流程

必備條件

  • 學歷要求：碩士
  • 工作經驗：無工作經驗可

由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容

技能

  • 數位電路設計
  • RTL 設計
  • 類比電路設計

時間軸

  1. 官方刊登

    2026-03-10（來源提供）・206 天前

  2. 第一次在官方頁發現

    追蹤開始前已刊登

  3. 最後一次確認仍在官方頁

    2026-10-02 11:18・1 小時前

相關職缺

聯發科的其他職缺

AI PC運算平台軟體驗證專案負責人年薪 100–200 萬新竹_5G 通訊系統驗證技術開發工程師年薪 100–180 萬新竹_5G NR 通訊系統驗證技術開發工程師年薪 120–200 萬新竹先進製程與封裝技術工程師/副理/經理年薪 150–300 萬新竹

同職務類別：研發

恩特葛瑞斯 Entegris 台灣 logo恩特葛瑞斯 Entegris 台灣Scientist II, Photo Cleaning Technology年薪 90–150 萬Zhudong, Hsinchu County, Taiwan緯創 logo緯創NB/DT/AIO-機構工程師年薪 60–110 萬新北市汐止國泰金 logo國泰金【營運企劃】(環球交易服務部)企金產品數據分析師年薪 60–100 萬臺北市 信義區Meta 台灣 logoMeta 台灣Hardware Systems Engineer年薪 200–450 萬Taipei, Taiwan
看原始職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。