CareerOSCareerOS

思科 Cisco 台灣 logo思科 Cisco 台灣

ASIC Engineering Technical Leader

英文職缺・已幫你整理成中文

  • Hsinchu, Taiwan
  • 混合
  • 資深
  • 1 小時前發現

職缺摘要AI 整理

思科正在新竹招募 ASIC 可測試性設計技術主管,負責領導複雜 SoC 的先進 MBIST 架構設計、硬體實作、晶片除錯與良率改善。

職缺內容

AI 整理

工作內容

  • 開發並優化 MBIST 與記憶體測試架構,主導硬體實作與簽核
  • 設計與優化 SRAM、暫存器檔案、ROM 及客製化記憶體的 MBIST 控制器
  • 主導晶圓產出後開機驗證、記憶體診斷、Vmin 除錯與失效分析
  • 分析製造測試數據以推動良率提升,並支援 RMA 根本原因分析
  • 主導跨職能團隊的技術審查,與設計、實體設計、產品工程等團隊密切合作

必備條件

  • 具備 12 年以上 DFT 經驗,並高度聚焦於 MBIST 領域
  • 精通 MBIST 架構、結構化 DFT 方法學、控制器設計及修復分析
  • 深入理解 SRAM、ROM、暫存器檔案等記憶體架構及晶片除錯流程

加分條件

  • 具備 7nm、5nm、3nm 或更先進製程節點的開發經驗
  • 具備客製化記憶體架構與非標準 MBIST 實作經驗
  • 具備帶領 DFT 團隊並推動晶片除錯至量產的實務經驗
  • 優秀的跨職能溝通、技術領導力與問題解決能力

看原始職缺的完整內容

技能

  • 可測性設計
  • Verilog
  • 失效分析

時間軸

  1. 官方刊登

    2026-10-22(來源提供)・今天

  2. 第一次在官方頁發現

    2026-10-22 23:22・1 小時前

  3. 最後一次確認仍在官方頁

    2026-10-23 00:02・1 小時前

相關職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。