CareerOSCareerOS
← 瑞昱

瑞昱 logo瑞昱2379

IC封裝設計工程師

  • 新竹科學園區
  • 初階
  • 竹科

職缺摘要

負責 IC 封裝基板設計與 layout 佈局，包含依產品需求進行設計規劃、設計檢查及與供應商協同合作，確保符合量產條件。

摘要由 AI 依官方職缺內容整理，以官方職缺為準

中文重點整理

工作內容

  • 使用 Cadence APD / SiP 等封裝設計工具，參與 WBGA、FCCSP、FCBGA 等封裝基板設計與…
  • 與晶片設計、製程、模擬等內部團隊合作，確認封裝設計需求、設計限制與 substrate stack-up。
  • 與 OSAT 或基板廠對接，進行 substrate design review，確保交付資料符合設計與製造需求。
  • 執行 substrate layout 的 design rule、DFM、DRC 等檢查結果…

必備條件

  • 學歷要求：電機、電子、機械、材料或其他理工相關領域之學士或碩士學位。
  • 年資要求：具備二年以上封裝基板相關設計經驗。
  • 熟悉 WBGA、FCCSP、FCBGA 等封裝基板設計流程與 Cadence APD / SiP 等工具。
  • 具備封裝基板 DFM、製程限制要求與 DRC、connectivity、short / open 等檢查經驗。

加分條件

  • 具備高 pin count、高密度 routing 或高速產品之封裝基板 layout 經驗。
  • 具備與 OSAT 或基板廠完成 substrate design review、tape-out / release…

依官方職缺內文整理的重點，不是原文。 看原始職缺的完整內容

技能

  • Cadence 工具
  • IC Layout

時間軸

  1. 第一次在官方頁發現

    追蹤開始前已刊登

  2. 最後一次確認仍在官方頁

    2026-10-02 08:19・43 分鐘前

相關職缺

瑞昱的其他職缺

(India) BT/BLE FAE年薪 80–150 萬新竹科學園區Camera演算法開發工程師/專案技術主管年薪 100–200 萬新竹科學園區116年度研發替代役&預聘_應屆畢業人才-記憶體設計工程師年薪 100–180 萬新竹科學園區行政助理(約聘)年薪 36–55 萬新竹科學園區

同職務類別：研發

Meta 台灣 logoMeta 台灣Hardware Systems Engineer年薪 200–450 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Hardware Engineer年薪 250–500 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Silicon Validation Firmware Engineer年薪 250–450 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Embedded Software Engineer年薪 250–500 萬Hsinchu, Taiwan
看原始職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。