CareerOSCareerOS

NVIDIA 台灣 logoNVIDIA 台灣

ASIC Physical Design Engineer - New College Graduate

英文職缺・已幫你整理成中文

  • Taiwan, Hsinchu
  • 初階
  • 2 天前發現

職缺摘要AI 整理

負責先進製程 ASIC 實體設計,涵蓋從 RTL 凍結到下線階段的邏輯合成、時序收斂、形式驗證與流程自動化開發。

職缺內容

AI 整理

工作內容

  • 負責晶片整合、網表生成與 RTL/網表品質檢查與形式驗證
  • 建立與驗證時序約束、時序預算,並處理特殊時序問題
  • 與繞線工程師合作達成模組分割與全晶片層級的時序收斂
  • 開發並優化從前端到後端的時序收斂流程與自動化腳本

必備條件

  • 電機工程或微電子相關碩士學位(MS in EE or Microelectronics)
  • 具備 IC 設計實作專案經驗,修習過電路設計與數位設計相關課程

加分條件

  • 精通 Python 或 TCL 程式語言者尤佳

看原始職缺的完整內容

技能

  • 後段實體設計
  • Python

時間軸

  1. 官方刊登

    2026-11-02(來源提供)・3 天前

  2. 第一次在官方頁發現

    2026-11-02 21:19・2 天前

  3. 最後一次確認仍在官方頁

    2026-11-05 20:24・34 分鐘前

相關職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。