ASIC Engineering Technical Leader
英文職缺・已幫你整理成中文
- Taipei, Taiwan
- 混合
- 資深
- 9/23 刊登
職缺摘要
思科台灣招募 ASIC Engineering Technical負責高效能特用晶片(ASIC)與子系統的定義、架構設計、驗證與技術領導。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 定義、設計與驗證部署於 Cisco 各類平臺中的 ASIC 及 ASIC 子系統。
- 監督高效能 ASIC 的定義、架構與設計,並管理可重複使用程式碼的方法論。
- 指導混合訊號團隊定義需求,並影響封裝與硬體團隊以確保符合規格。
- 監督所有實體設計功能,為極度複雜的情境提供技術專業知識。
必備條件
- 學士學位具備 12 年相關經驗,或碩士學位具備 8 年相關經驗,或博士學位具備 5 年相關經驗。
- 具備優秀的專案管理技能(PMP 或同等經驗)。
加分條件
- 具備 PMP 或同等認證。
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- 類比電路設計
- IC 設計
時間軸
官方刊登
2026-09-23(來源提供)・9 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 08:19・44 分鐘前
相關職缺
思科的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。