CareerOSCareerOS
← 思科 Cisco 台灣

思科 Cisco 台灣 logo思科 Cisco 台灣

Hardware Engineering Technical Leader

英文職缺・已幫你整理成中文

  • Hsinchu Taiwan
  • 資深

職缺摘要

思科(Cisco)招募硬體工程技術領導人，負責定義與設計次世代超大規模交換器硬體，涵蓋系統與電路板層級規格、電路圖擷取、FPGA 設計及系統除錯。

摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準

職缺內容

工作內容

  • 定義與設計基於 Silicon One 或 ASIC 與 CPU 子系統的次世代 Hyperscaler…
  • 負責系統與電路板層級規格、電路圖擷取、FPGA 設計、ASIC/系統層級 Bring up 與除錯。
  • 與 ASIC、DFT、訊號完整性、軟體、診斷及製造團隊合作解決設計問題。
  • 使用示波器與分析儀在實驗室進行偵錯與問題排除。
  • 擔任產品主要零件供應商的技術聯絡窗口。

必備條件

  • 電機工程、計算機工程或電信相關學士學位並具備 8 年以上經驗，或碩士學位具備 6 年以上經驗，或博士學位具備 3…
  • 具備常見硬體技術經驗，包含電源、時脈、記憶體、CPU 及各種系統介面。
  • 具備複雜高速電路板設計與電路板 Bring-up 經驗。
  • 具備電路圖/佈局、硬體 Bring-up、除錯與系統層級測試經驗。
  • 具備與軟體團隊合作進行系統 Bring-up、移植及裝置組態經驗。

加分條件

  • 具備 25G、100G、400G、800G、1.6T 高速乙太網路介面與光學經驗。
  • 具備資料中心或伺服器/HPC 中的 x86 或 ARM CPU 開發經驗。
  • 具備電路圖、PCB 及 Verilog HDL/VHDL 設計經驗。
  • 具備實驗室 Bring up 與產品設計驗證經驗。
  • 具備乙太網路協定知識為加分項。

由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容

技能

  • FPGA
  • Verilog
  • VHDL
  • PCB 設計

時間軸

  1. 第一次在官方頁發現

    追蹤開始前已刊登

  2. 最後一次確認仍在官方頁

    2026-10-02 08:19・43 分鐘前

相關職缺

思科的其他職缺

Leader, ASIC Engineering年薪 250–500 萬Hsinchu Taiwan・混合Engineering Project Manager年薪 200–350 萬Taipei, TaiwanOSAT Supply Planning Manager年薪 180–300 萬Taipei Taiwan・混合Renewals Manager年薪 150–280 萬Taipei, Taiwan・混合

同職務類別：研發

Meta 台灣 logoMeta 台灣Hardware Systems Engineer年薪 200–450 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Hardware Engineer年薪 250–500 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Silicon Validation Firmware Engineer年薪 250–450 萬Taipei, TaiwanMeta 台灣 logoMeta 台灣Embedded Software Engineer年薪 250–500 萬Hsinchu, Taiwan
看原始職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。