FA Engineering Technical Leader
英文職缺・已幫你整理成中文
- Taipei, Taiwan
- 混合
- 資深
- 9/11 刊登
職缺摘要
思科尋找失效分析工程技術領導人,負責半導體與ASIC產品的失效分析、根因調查及標準流程建立,需具備十年以上相關經驗。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 執行矽晶產品可靠度測試與現場失效的根因分析並提出矯正措施。
- 開發與實施失效分析的標準作業流程。
- 協調物流與指導失效分析流程,有系統地執行FA功能。
- 記錄並向管理階層報告失效分析結果。
- 擔任失效分析技術資源,並維護FA服務與設備供應商關係。
必備條件
- 學歷要求:電機電子工程相關學士學位(碩士尤佳)。
- 年資要求:10年以上半導體失效分析領域經驗。
- 具備編寫與執行FA計畫以及解讀交叉剖面、X-ray、CSAM、TDR、FIB、SEM、TEM…
- 具備使用SIL與LSM進行動態FA的硬體規格制定與建置能力。
- 具備使用ATE、Scan/ATPG、MBIST進行故障隔離的實務知識。
加分條件
- 具備半導體技術與製程知識(晶圓廠、封裝與先進封裝)。
- 良好理解電晶體功能、基礎電子學、半導體元件物理及在各種操作條件下的行為。
- 具備JEDEC IC資格測試與要求之知識。
- 具備半導體前段製造、後段組裝、ASIC測試及離散元件失效分析經驗。
- 具備與供應商推動實體失效分析之實務經驗。
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- 失效分析
- 根因分析
時間軸
官方刊登
2026-09-11(來源提供)・21 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 08:19・44 分鐘前
相關職缺
思科的其他職缺
同職務類別:製造與工程
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。