Analog Design Engineer
英文職缺・已幫你整理成中文
- Taiwan, Zhubei City
- 遠端
- 初階
- 9/22 刊登
職缺摘要
亞德諾 ADI 台灣招募類比設計工程師，負責高速連線群組的次世代 SerDes 與有線通訊系統設計、模擬、驗證、佈局協同及晶片驗證。
摘要由 AI 依英文原文整理成中文，不是逐字翻譯，以官方職缺為準
職缺內容
工作內容
- 設計與分析應用於 SerDes 的高速類比與混合訊號電路區塊，進行電晶體層級實現、最佳化與效能驗證。
- 使用 Cadence Virtuoso 等 EDA 工具執行區塊與電晶體層級模擬，並涵蓋 PVT 角落與統計分析。
- 支援晶片上電、特性化與除錯，使用示波器、BERT、VNA 等實驗室設備。
必備條件
- 電機工程、電子工程或相關領域碩士或博士學歷。
- 具備強大的類比與混合訊號基礎，如放大器、回授系統、資料轉換器、雜訊與穩定度分析。
- 具備 CMOS 電路設計知識，包含製程變異與佈局相依效應。
- 具備 SerDes 基礎，了解高頻通訊概念如時基誤差、等化、通道損失與訊號完整性。
加分條件
- 具備深度學術、研究、實習或專案經驗設計 SerDes 次系統區塊。
- 具備 10 GS/s 以上的高速電路設計經驗。
- 具備下線 (Tape-out)、後佈局驗證或晶片驗證經驗。
由英文原文整理成中文的重點，不是逐字翻譯。 看原始職缺的完整內容
技能
- 類比電路設計
- Cadence 工具
- SPICE 模擬
- MATLAB
- Python
時間軸
官方刊登
2026-09-22（來源提供）・10 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 08:21・44 分鐘前
相關職缺
亞德諾的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面，CareerOS 與各刊登公司無隸屬、合作或代理關係；職缺是否仍開放與其內容，以各公司官方頁面為準。 若您是職缺刊登方並希望移除，請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標，僅用於辨識，不代表合作或背書關係。