Senior Engineer, Analog Design Engineering
英文職缺・已幫你整理成中文
- Taiwan, Taipei, Songgao
- 資深
- 9/16 刊登
職缺摘要
亞德諾 ADI 徵求資深類比設計工程師,負責消費性產品線的類比 IC 設計、模擬驗證、佈局監督及實驗室效能驗證。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 建立電路之電晶體級設計以符合規格需求
- 使用電晶體級與行為級模擬進行設計驗證
- 監督電路佈局並執行頂層驗證之混合訊號模擬
- 使用 Simplis、Verilog-A 或 Verilog-AMS 建立 DC-DC 切換式穩壓器行為模型
- 撰寫電路文件、測試計畫並於實驗室驗證電路效能
必備條件
- 電機工程或相關領域碩士學位
- 3 年以上類比與混合訊號設計經驗
- 具備能隙、運算放大器、比較器、振盪器、PLL 及回授補償等基礎電路之良好知識
- 具備良好的英文書面與口頭溝通能力
- 具備良好的團隊合作能力
加分條件
- 具備 Buck、Boost、LDO 等 DC-DC 電路拓樸之良好知識
- 精通 Cadence 設計環境與混合訊號模擬
- 具備 Verilog 硬體描述語言與腳本語言(如 Python、shell-scripting)知識尤佳
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- 類比電路設計
- IC Layout
- Cadence 工具
- Verilog
時間軸
官方刊登
2026-09-16(來源提供)・16 天前
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-02 08:21・42 分鐘前
相關職缺
亞德諾的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。