Principal Engineer, Analog Design Engineering
英文職缺・已幫你整理成中文
- Taiwan Taipei Songgao
- 資深
- 1 小時前發現
職缺摘要AI 整理
負責領導次世代電源管理晶片(PMIC)與類比/混合訊號電路架構設計與開發,帶領跨職能團隊並指導工程師。
職缺內容
AI 整理
工作內容
- 主導類比與混合訊號 IC 產品架構探索、電晶體層級實現及驗證流程
- 架構設計與驗證高效能電源管理電路(如切換式穩壓器、LDO、電荷泵)
- 建立閉迴路控制架構,包含補償策略、迴路穩定度最佳化及暫態響應提升
- 主導電源區塊 bring-up、晶片除錯與製程/電壓/溫度變異下的最佳化
- 提供技術指導與領導,促進跨領域團隊合作與人才培育
必備條件
- 電機工程碩士(MSEE)或博士學位,具備至少 12 年類比/混合訊號 IC 設計經驗
- 具備類比與混合訊號電路設計、佈局技術、工具流程及半導體元件物理專家級知識
- 具備深厚電源管理 IC 開發實務經驗(含穩壓器、LDO、電荷泵及回授控制迴路設計)
- 精通 Cadence 設計環境與混合訊號模擬,並精通 Simplis
- 具備獨立主導電路區塊或完整系統設計,從架構推進至晶片驗證與除錯的能力
加分條件
- 具備將電源管理與類比 IP 整合至複雜 SoC 環境的經驗者為強大優勢
- 具備 Verilog 硬體描述語言知識者加分
- 具備利用 AI 輔助工具提升設計生產力之經驗或認知者加分
技能
- IC 設計
- Cadence 工具
- 類比電路設計
- Verilog
時間軸
官方刊登
2026-10-12(來源提供)・今天
第一次在官方頁發現
2026-10-12 12:30・1 小時前
最後一次確認仍在官方頁
2026-10-12 13:23・36 分鐘前
相關職缺
亞德諾的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。