VLSI Design Verification Engineer_2
英文職缺・已幫你整理成中文
- Taiwan Hsinchu
- 初階
職缺摘要
安霸台灣招募 VLSI Design Verification Engineer,負責次世代 SoC 與 IP 的驗證計畫開發、測試平台建置及晶片正確性驗證。
摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準
職缺內容
工作內容
- 開發與執行複雜 SoC 與 IP 的驗證計畫
- 與架構師、設計師及晶片後段團隊合作
- 確保先進設計的正確性與可靠性
必備條件
- 電機、資工或相關領域之學士、碩士或博士學位
- 具備數位設計與計算機結構的扎實背景
加分條件
- 具備使用 Perl 或 Python 進行腳本編寫的經驗
由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容
技能
- Verilog
- C 語言
- C++
- Python
- 數位電路設計
時間軸
第一次在官方頁發現
追蹤開始前已刊登
最後一次確認仍在官方頁
2026-10-07 01:25・37 分鐘前
相關職缺
安霸的其他職缺
「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。
頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。