CareerOSCareerOS

安霸 Ambarella 台灣 logo安霸 Ambarella 台灣

VLSI Physical Design / APR Engineer

英文職缺・已幫你整理成中文

  • Taiwan Hsinchu
  • 初階

職缺摘要

安霸台灣徵求 VLSI Physical Design / APR Engineer,負責積體電路從 netlist 到 GDSII 的實體設計、佈局優化與驗證,以達成效能、面積與功耗目標。

摘要由 AI 依英文原文整理成中文,不是逐字翻譯,以官方職缺為準

職缺內容

工作內容

  • 執行全晶片與區塊級從網表到下線(netlist to GDSII)的實體設計。
  • 負責規劃晶片佈局、電源規劃、擺放、時脈樹綜合(CTS)、繞線與佈局驗證。
  • 與前端設計、DFT 及封裝團隊緊密合作以確保設計收斂。
  • 進行靜態時序分析(STA)、IR drop、EM 分析與實體驗證(DRC/LVS/DFM)等簽核工作。
  • 分析、優化並解決壅塞、時序、電源完整性與訊號完整性問題。

必備條件

  • 電機、資訊工程或相關領域碩士學位。
  • 具備 2 年至 7 年 VLSI 領域相關經驗。
  • 具備多百萬閘數 SoC 設計之 tapeout 經驗。

加分條件

  • 具備 10/7/5/3nm 設計經驗尤佳。
  • 熟悉 Perl/TCL 腳本語言尤佳。
  • 具備良好的英語聽說讀寫能力尤佳。

由英文原文整理成中文的重點,不是逐字翻譯。 看原始職缺的完整內容

技能

  • 後段實體設計
  • Synopsys 工具

時間軸

  1. 第一次在官方頁發現

    追蹤開始前已刊登

  2. 最後一次確認仍在官方頁

    2026-10-07 01:25・37 分鐘前

相關職缺

「職缺雷達」的職缺資訊擷取自各公司官方徵才頁面,CareerOS 與各刊登公司無隸屬、合作或代理關係;職缺是否仍開放與其內容,以各公司官方頁面為準。 若您是職缺刊登方並希望移除,請來信 申請移除職缺。

頁面上的公司名稱與 logo 為各公司所有之商標,僅用於辨識,不代表合作或背書關係。